

I. KARTA PRZEDMIOTU

1. Nazwa przedmiotu: **TECHNIKA CYFROWA**
2. Kod przedmiotu: **Etc**
3. Jednostka prowadząca: **Wydział Mechaniczno-Elektryczny**
4. Kierunek: **Mechatronika**
5. Specjalność: **Eksploatacja Systemów Mechatronicznych**
6. Moduł: **treści kierunkowych**
7. Poziom studiów: **I stopnia**
8. Forma studiów: **stacjonarne**
9. Semestr studiów: **II**
10. Profil: **ogólnoakademicki**
11. Prowadzący: **dr hab. inż. Jerzy Garus**

CEL PRZEDMIOTU

C1	Zapoznanie z podstawami teorii układów cyfrowych, ich analizy i syntezy
C2	Zapoznanie z zasadami projektowania układów cyfrowych
C3	Nabywanie umiejętności komputerowego projektowania układów cyfrowych.
C4	Poznanie najpopularniejszych układów cyfrowych średniej skali integracji.

WYMAGANIA WSTĘPNE W ZAKRESIE WIEDZY, UMIEJĘTNOŚCI I INNYCH KOMPETENCJI

1	Wiedza z zakresu podstaw elektroniki cyfrowej.
----------	--

EFEKTY KSZTAŁCENIA

EK1	Zna podstawy teorii układów cyfrowych, ich analizy i syntezy.
EK2	Ma wiedzę w zakresie budowy, działania i metod analizy układów cyfrowych średniej skali integracji takich jak: sumatory, komparatory, liczniki, rejestry, multipleksery, demultipleksery, konwertery kodów
EK3	Potrafi dokonać analizy i syntezy oraz praktycznie zrealizować kombinacyjne układy logiczne z wykorzystaniem metody Karnaugh'a.
EK4	Potrafi dokonać analizy i syntezy oraz praktycznie zrealizować sekwencyjne asynchroniczne układy logiczne z wykorzystaniem automatów Moore'a i Mealy'ego
EK5	Potrafi samodzielnie przedstawić opis i warunki działania, wybrać właściwą metodę projektowania i praktycznie zrealizować oraz dokonać analizy dowolnego układu logicznego korzystając z programu symulacyjnego.

TREŚCI PROGRAMOWE

WYKŁADY		Liczba godzin
W1	Wprowadzenie do techniki cyfrowej. Arytmetyka dwójkowa.	2
W2	Algebra Boole'a. Minimalizacja funkcji boolowskich.	2
W3	Charakterystyka scalonych układów cyfrowych. Bramki logiczne.	2
W4	Układy kombinacyjne i sekwencyjne.	2
W5	Projektowanie układów sekwencyjnych.	2
W6	Specjalizowane układy cyfrowe.	2
Razem		12
ĆWICZENIA		
Ć1	Minimalizacja funkcji boolowskich.	2
Ć2	Projektowanie liczników synchronicznych.	2
Ć3	Zaliczenie	2
Razem		6

L1	Realizacja układowa funkcji logicznych.	2
L2	Badanie kombinacyjnych bloków funkcjonalnych.	2
L3	Badanie przerzutników.	2
L4	Badanie jednostki arytmetyczno-logicznej.	2
L5	Projektowanie układów sekwencyjnych z wykorzystaniem programu Pspice.	2
L6	Projektowanie struktur PLD.	2
	Razem	12

NARZĘDZIA DYDAKTYCZNE

1	Notebook z projektorem
2	Tablica i kolorowe pisaki
3	Dedykowane stanowiska laboratoryjne
4	Stanowiska komputerowe z oprogramowaniem dydaktycznym

SPOSOBY OCENY

FORMUJĄCA

F2	Odpowiedź ustna	EK1-EK5
F3	Wykonanie zadanie praktycznego	EK3-EK5

PODSUMOWUJĄCA

P1	Kolokwium	EK1-EK2
----	-----------	---------

OBCIĄŻENIE PRACĄ STUDENTA

Forma aktywności	Średnia liczba godzin na zrealizowanie aktywności	
	semestr	razem
Godziny kontaktowe z nauczycielem	30	30
Samodzielne opracowanie zagadnień	10	10
Rozwiązywanie zadań domowych	10	10
Przygotowanie do wykładów i laboratoriów	10	10
SUMA GODZIN W SEMESTRZE	60	60
PUNKTY ECTS W SEMESTRZE	2	2

LITERATURA

PODSTAWOWA

1	J. Kalisz: Podstawy elektroniki cyfrowej, WKŁ, Warszawa 2007
2	T. ŁUBA: Komputerowe projektowanie układów cyfrowych w strukturach PLD, WNT, Warszawa 1993
3	J. Pasierbiński: Układy programowalne w praktyce, Wydawnictwo Robomatic, Warszawa 2001
4	B. Wilkinson: Układy cyfrowe: WKŁ, warszawa 2004.

PROWADZĄCY PRZEDMIOT

1	dr hab. inż. Jerzy Garus, j.garus@amw.gdynia.pl
---	---

Formy oceny

Efekt	Na ocenę 2	Na ocenę 3	Na ocenę 4	Na ocenę 5
EK1	<i>Zna podstawy teorii układów cyfrowych, ich analizy i syntezy.</i>			
	Student nie zna podstaw teorii układów cyfrowych, ich analizy i syntezy.	Student słabo zna podstawy teorii układów cyfrowych, ich analizy i syntezy. Zna zasady arytmetyki dwójkowej.	Student zna podstawy teorii układów cyfrowych, ich analizy i syntezy. Zna cyfrowy zapis informacji i kody dwójkowe. Zna zasady arytmetyki dwójkowej.	Student doskonale zna podstawy teorii układów cyfrowych, ich analizy i syntezy, cyfrowy zapis informacji i kody dwójkowe. Zna i potrafi stosować w praktyce zasady arytmetyki dwójkowej.
EK2	<i>Ma wiedzę w zakresie budowy, działania i metod analizy układów cyfrowych średniej skali integracji takich jak: sumatory, komparatory, liczniki, rejestry, multipleksery, demultipleksery, konwertery kodów</i>			
	Ma brak wiedzy w zakresie układów cyfrowych średniej skali integracji takich jak: sumatory, komparatory, liczniki, rejestry, multipleksery, demultipleksery, konwertery kodów	Ma nie pełną wiedzę w zakresie budowy, działania i metod analizy układów cyfrowych średniej skali integracji takich jak: sumatory, komparatory, liczniki, rejestry, multipleksery, demultipleksery, konwertery kodów	Ma wiedzę w zakresie budowy, działania i metod analizy układów cyfrowych średniej skali integracji takich jak: sumatory, komparatory, liczniki, rejestry, multipleksery, demultipleksery, konwertery kodów	Ma bardzo dobrą wiedzę w zakresie budowy, działania i metod analizy układów cyfrowych średniej skali integracji takich jak: sumatory, komparatory, liczniki, rejestry, multipleksery, demultipleksery, konwertery kodów
EK3	<i>Potrafi dokonać analizy i syntezy oraz praktycznie zrealizować kombinacyjne układy logiczne z wykorzystaniem metody Karnaugh.</i>			
	Nie potrafi praktycznie zrealizować kombinacyjne układy logiczne z wykorzystaniem metody Karnaugh.	Potrafi praktycznie zrealizować kombinacyjne układy logiczne z wykorzystaniem metody Karnaugh.	Potrafi dokonać analizy i syntezy oraz praktycznie zrealizować kombinacyjne układy logiczne z wykorzystaniem metody Karnaugh.	Potrafi bezbłędnie dokonać analizy i syntezy oraz praktycznie zrealizować kombinacyjne układy logiczne z wykorzystaniem metody Karnaugh.
EK4	<i>Potrafi dokonać analizy i syntezy oraz praktycznie zrealizować sekwencyjne asynchroniczne układy logiczne z wykorzystaniem automatów Moore'a i Mealy'ego</i>			
	Nie potrafi praktycznie zrealizować sekwencyjne asynchroniczne układy logiczne z wykorzystaniem automatów Moore'a i Mealy'ego	Potrafi praktycznie zrealizować sekwencyjne asynchroniczne układy logiczne z wykorzystaniem automatów Moore'a i Mealy'ego	Potrafi dokonać analizy i syntezy oraz zrealizować sekwencyjne asynchroniczne układy logiczne z wykorzystaniem automatów Moore'a i Mealy'ego	Potrafi bardzo dobrze dokonać analizy i syntezy oraz praktycznie zrealizować sekwencyjne asynchroniczne układy logiczne z wykorzystaniem automatów Moore'a i Mealy'ego
EK5	<i>Potrafi samodzielnie przedstawić opis i warunki działania, wybrać właściwą metodę projektowania i praktycznie zrealizować oraz dokonać analizy dowolnego układu logicznego korzystając z programu symulacyjnego.</i>			
	Nie potrafi praktycznie zrealizować oraz dokonać analizy dowolnego układu logicznego korzystając z programu symulacyjnego.	Potrafi praktycznie zrealizować oraz dokonać analizy dowolnego układu logicznego korzystając z programu symulacyjnego.	Potrafi z pomocą przedstawić opis i warunki działania, wybrać właściwą metodę projektowania i praktycznie zrealizować oraz dokonać analizy dowolnego układu logicznego korzystając z programu symulacyjnego.	Potrafi przedstawić opis i warunki działania, wybrać właściwą metodę projektowania i samodzielnie praktycznie zrealizować oraz dokonać analizy dowolnego układu logicznego korzystając z programu symulacyjnego.